TSMC affirme que sa technologie d’assemblage CoWoS de 5,5 réticules dépasse régulièrement 98 % de rendement sur plusieurs produits d’IA et atteint jusqu’à 99 % dans certains cas. Contrairement à plusieurs titres, l’entreprise n’annonce donc pas un rendement durablement supérieur à 99 %. Le fondeur estime aussi que sa capacité d’assemblage se rapproche de la demande, tandis que la mémoire HBM et les substrats ABF deviennent les principaux goulots d’étranglement des accélérateurs d’IA.
Cette évolution marque un changement important. Depuis 2023, CoWoS limitait la quantité de GPU et d’accélérateurs pouvant être livrés. TSMC a presque doublé sa capacité chaque année pendant trois ans. Le problème ne disparaît pas : il se déplace vers les composants qui entourent et alimentent l’assemblage.
Ce qu’il faut retenir
- Le CoWoS de 5,5 réticules est en production de masse.
- Son rendement dépasserait régulièrement 98 % et atteindrait 99 % sur certains produits, selon Jun He, vice-président de TSMC.
- TSMC n’a pas annoncé un rendement global supérieur à 99 % pour tous les accélérateurs.
- La capacité CoWoS a presque doublé chaque année durant les trois dernières années.
- L’offre se rapproche de la demande, sans encore la satisfaire complètement.
- La mémoire HBM reste le premier goulot, suivie des substrats ABF nécessaires aux grands boîtiers.
Que signifie vraiment le rendement de 98 à 99 % ?
Lors de l’OCP APAC Summit 2026 à Taipei, Jun He, vice-président des technologies et services d’assemblage avancé de TSMC, a décrit les performances de la plateforme CoWoS au format 5,5 réticules. Plusieurs produits clients en grande série dépasseraient 98 % de rendement, certains atteignant 99 %.
Le rendement représente la proportion d’unités qui passent une étape de fabrication sans défaut. Un point de pourcentage compte énormément lorsqu’un boîtier contient des puces de calcul et des piles de mémoire valant plusieurs milliers de dollars.
La formulation doit rester exacte : « jusqu’à 99 % » ne signifie pas « plus de 99 % » ni « 99 % pour tous les produits ». Les chiffres ont été rapportés depuis une présentation technique et ne détaillent pas chaque client, variante ou méthode de calcul.
| Affirmation | Lecture correcte |
|---|---|
| CoWoS dépasse 99 % de rendement | Non confirmé ; TSMC évoque plus de 98 % et jusqu’à 99 % dans certains cas |
| Tous les GPU finis ont 99 % de rendement | Non ; le chiffre concerne l’étape CoWoS sur plusieurs produits |
| La capacité répond désormais à toute la demande | Non ; TSMC dit s’en rapprocher sans l’avoir entièrement satisfaite |
| Le goulot d’étranglement a disparu | Non ; il se déplace vers la mémoire HBM et les substrats ABF |
CoWoS, la technologie qui relie les puces d’IA à leur mémoire
CoWoS signifie Chip-on-Wafer-on-Substrate. Cette technique place plusieurs puces de calcul et piles de mémoire à très haut débit sur un interposeur, puis relie l’ensemble à un substrat. Les connexions courtes et très larges fournissent la bande passante indispensable aux modèles d’IA.
Un accélérateur moderne n’est donc pas un simple GPU gravé sur une galette de silicium. Il devient un système composé de plusieurs dies, de mémoire HBM, d’interconnexions et d’un support complexe. Une puce logique parfaitement fabriquée ne peut pas être vendue si l’étape d’assemblage échoue.
Pourquoi un rendement élevé est essentiel
Plus le boîtier grandit et intègre de composants, plus le risque cumulé augmente. Si un seul élément critique est défectueux, l’ensemble peut être perdu ou déclassé. Atteindre 98 à 99 % sur l’étape CoWoS réduit les rebuts, les coûts et les délais.
Ce résultat ne garantit toutefois pas le même rendement pour le produit final. Il faut aussi tenir compte du rendement des dies de calcul, des piles HBM, du substrat, de l’assemblage, des tests et du système complet. Les probabilités se combinent.
TSMC a presque doublé sa capacité pendant trois ans
Jun He indique que TSMC a presque doublé chaque année sa capacité CoWoS au cours des trois dernières années. Le groupe exploite désormais dix sites d’assemblage avancé et estime se rapprocher du niveau demandé par ses clients.
Cette montée en puissance aide NVIDIA, AMD et les concepteurs de puces personnalisées pour les grands clouds. Elle réduit le risque qu’un accélérateur terminé au niveau du silicium reste bloqué faute de créneau d’assemblage.
La situation reste tendue. « Très proche » de la demande ne signifie pas excédentaire, et les nouvelles générations utilisent des boîtiers plus grands, ce qui consomme davantage de capacité par unité.
La mémoire HBM devient le principal goulot d’étranglement
La HBM empile plusieurs couches de mémoire au plus près du processeur. Elle fournit une bande passante bien supérieure à la mémoire classique, indispensable pour alimenter les calculs d’entraînement et d’inférence.
La demande progresse plus vite que la capacité des fabricants de mémoire. Les futurs accélérateurs intègrent davantage de piles, plus hautes et plus rapides. Même si TSMC peut assembler le boîtier, l’absence de HBM validée empêche de le terminer.
Jun He cite la mémoire comme premier obstacle, puis les substrats ABF. Le goulot n’est donc plus seulement une machine ou une usine : il concerne toute la chaîne de composants.
Les substrats ABF, prochain point de tension
Le substrat ABF forme la base organique qui relie le boîtier complexe au circuit imprimé. Les accélérateurs plus grands exigent davantage de couches, une meilleure stabilité mécanique et une gestion thermique plus rigoureuse.
L’offre haut de gamme est concentrée chez quelques fournisseurs japonais, taïwanais et européens. Pour sécuriser les volumes, les clients multiplient les sources. Cette stratégie crée un nouveau défi : chaque matériau possède des propriétés thermiques et mécaniques légèrement différentes, ce qui complique la validation et le contrôle du procédé.
Une feuille de route vers des boîtiers géants
TSMC produit aujourd’hui le format CoWoS de 5,5 réticules et prépare une version de 14 réticules pour 2028. Elle pourrait intégrer environ dix grands dies de calcul et vingt piles HBM. Une évolution au-delà de 14 réticules est prévue en 2029.
| Période | Format CoWoS | Objectif |
|---|---|---|
| 2026 | 5,5 réticules en grande série | Assemblage de plusieurs puces IA et piles HBM |
| 2028 | 14 réticules prévu | Environ 10 dies de calcul et 20 piles HBM |
| 2029 | Au-delà de 14 réticules | Étendre encore l’intégration des systèmes d’IA |
Cette croissance ne sert pas uniquement à rendre les puces plus rapides. Elle permet de rapprocher davantage de calcul, de mémoire et d’interconnexions dans un même système, en limitant les transferts énergivores entre cartes séparées.
SoIC complète l’empilement en trois dimensions
TSMC développe aussi SoIC, une technologie de liaison hybride permettant d’empiler directement des dies. Le pas d’interconnexion doit passer de 6 micromètres à 4,5 micromètres d’ici 2029, avec une densité et une efficacité énergétique supérieures aux connexions traditionnelles.
CoWoS assemble principalement les composants côte à côte sur un interposeur ; SoIC ajoute une dimension verticale. Les deux technologies peuvent se compléter pour construire des accélérateurs plus denses, au prix d’une complexité thermique et industrielle croissante.
Quelles conséquences pour NVIDIA, AMD et les clouds ?
Un meilleur rendement CoWoS réduit le coût de production et rend les volumes plus prévisibles. Cela peut aider les fabricants à livrer davantage d’accélérateurs et les opérateurs de cloud à déployer leurs clusters plus rapidement.
La baisse des prix n’est pas garantie. La HBM et les substrats peuvent absorber le gain, tandis que la demande reste très forte. Les clients continueront probablement à réserver des capacités plusieurs trimestres à l’avance et à signer des contrats de long terme.
Quelles conséquences pour les utilisateurs ?
À court terme, l’effet se verra surtout dans les centres de données : disponibilité des GPU, délais de location et coût des services d’IA. Une chaîne moins contrainte peut augmenter la concurrence entre fournisseurs de cloud.
Pour le grand public, l’impact sera indirect. Des capacités plus abondantes peuvent réduire le coût d’inférence d’un assistant ou accélérer de nouveaux services, mais ces économies ne sont pas toujours répercutées dans les abonnements.
FAQ
TSMC a-t-il dépassé 99 % de rendement CoWoS ?
Les informations rapportées indiquent plus de 98 % de manière régulière et jusqu’à 99 % pour certains produits. Elles ne confirment pas un niveau supérieur à 99 %.
Qu’est-ce que CoWoS ?
C’est une technologie d’assemblage avancé qui relie des puces de calcul et de la mémoire HBM sur un interposeur puis un substrat.
Pourquoi le rendement est-il important ?
Un rendement plus élevé réduit le nombre de boîtiers coûteux perdus pendant l’assemblage, améliore les volumes et diminue le coût par unité fonctionnelle.
CoWoS n’est-il plus un goulot d’étranglement ?
La capacité se rapproche de la demande, mais ne la satisfait pas complètement. Les grands boîtiers futurs continueront aussi de consommer davantage de capacité.
Pourquoi la mémoire HBM manque-t-elle ?
Les accélérateurs d’IA utilisent toujours plus de piles HBM, dont la fabrication et la validation sont complexes. La capacité n’augmente pas aussi vite que la demande.
Que sont les substrats ABF ?
Ce sont les supports organiques multicouches qui relient le boîtier de puces au circuit imprimé. Leur qualité mécanique, thermique et électrique est critique.
Un rendement de 99 % signifie-t-il que 99 % des GPU finis fonctionnent ?
Non. Le chiffre concerne une étape CoWoS. Le rendement final dépend aussi des dies, de la mémoire, du substrat, des tests et de l’assemblage du système.
Conclusion
TSMC a transformé CoWoS d’un obstacle majeur en procédé de grande série très maîtrisé. Un rendement supérieur à 98 %, atteignant parfois 99 %, est remarquable pour des boîtiers aussi complexes, mais il ne doit pas être exagéré.
Le défi industriel se déplace désormais vers la HBM et les substrats ABF. Pour l’IA, la course ne se joue plus seulement sur la gravure des transistors : elle dépend de la capacité à assembler, alimenter et refroidir un système complet à très grande échelle.
